OBRIGATÓRIOS:- Graduação em Engenharia Elétrica, Engenharia de Computação ou área afim.- Experiência comprovada em desenvolvimento de FPGA com SystemVerilog ou VHDL, do RTL ao bitstream, em projetos que chegaram a hardware real.- Domínio de Vivado (síntese, implementação, análise e fechamento de timing, depuração com ILA) e de pelo menos um fluxo de simulação (Vivado Simulator, Questa, Verilator).- Experiência com interfaces de alta velocidade e barramentos: AXI, SerDes/GTY, PCIe ou Ethernet 10G/25G/100G.- Experiência com verificação: testbenches estruturados, cobertura e regressão.- Leitura de esquemáticos e uso de instrumentos de bancada (osciloscópio, analisador lógico).- Git e trabalho em equipe com revisão de código.- Inglês avançado.DESEJÁVEIS:- Mestrado ou doutorado em Engenharia Elétrica, Computação ou áreas afins.- Implementação de criptografia em hardware (AES-GCM, SHA, RNG, PQC) e noções de contramedidas a canais laterais.- Vitis, Vitis HLS, Vitis Networking P4 ou desenvolvimento em MPSoC Zynq UltraScale+ com PetaLinux.- Processamento digital de sinais em FPGA (DSP48, filtros, CORDIC, recuperação de portadora) ou experiência com comunicações ópticas coerentes.- Experiência com certificação FIPS 140-3 ou Common Criteria, ou com projetos de defesa e requisitos TEMPEST.- UVM ou cocotb; scripts em Tcl e Python para automação de fluxo.